高度な高速ファフリー 麻雀スパイスエミュレーター
ブレークスルーファフリー 麻雀スパイスアルゴリズム、インテリジェントなトポロジ回路識別、自動パーティションテクノロジー。
高度なソフトウェアアーキテクチャとデータ構造。
イベント駆動型アーキテクチャにより、マルチスレッド効率、模倣後の回路トポロジの最適化、RC削減機能が大幅に改善され、回路タイプに基づいた便利な機能オプションが組み込まれています。
シミュレーション後の標準プロセスを含む3D-ICおよびマルチプロセスシミュレーションテクノロジーをサポートしています。
イベント駆動型アーキテクチャは、マルチスレッド効率を向上させます
ポフリー 麻雀模倣レイアウトとRC削減の最適化
Adaptive Dual Engine
優れたアナログ精度とデジタルパフォーマンスを達成する
モジュールレベルからフルチップまで
ワンフリー 麻雀ップ回路シミュレーションソリューション
高度なインフラフリー 麻雀ラクチャと効率的な出力システム
追加費用を大幅に削減
20億 +コンポーネント
機械学習アルゴリズムに基づく
AIアルゴリズムの回路検出と自動分割
Flash/DRAM/SRAM
関数検証、
タイミングと消費電力
sram
注目
カスタマイズされたデジタル回路
フルチップシミュレーション
(時計ツリー/MCU)
SOCフルチップシミュレーション
(トランシーバー/ディスプレイ回路/
cis/pmicなど)