「コア」を作成する可能性を刺激する，EDA エリート チャレンジ マテリアルなしのスパロー 麻雀 5chムデーのホーリー コンペティションの質問が公開されました
2024-08-05
最近、2024 人の中国の大学院生が「」を作成しました「コア」コンテスト・EDA 罰金英国チャレンジ正式にオープンしました。国内初のEDA上場企業として，主要なコア技術と国際市場競争力を備えた大手 EDA 企業，また集積麻雀 5ch設計自動化 (EDA) 産業と教育の統合アライアンス部門のエグゼクティブ ディレクター，素材のない麻雀ゲーム天圣は常に中国の集積回路産業とともに成長するというコンセプトを堅持しています，中国の集積回路産業向けにマルチレベルの専門人材育成メカニズムを構築するための長期的な取り組み，6 年連続でこのイベントを支援し、参加しています。予想外に、今度は麻雀ゲーム Tiansheng が「デジタル麻雀 5chにおける組み合わせ論理ループ解析」という新しい企業コンペ問題をリリースしました，すべての学生の登録を歓迎します！
コンテストのタイトル
デジタル麻雀 5chにおける組み合わせ論理ループの解析
コンテストの質問の背景
基本的な論理演算や複雑な論理演算を実現するための単位麻雀 5chをゲート麻雀 5chと呼びます。一般的に使用されるゲート麻雀 5chには、論理機能の観点から AND ゲートが含まれます、OR ゲート、ゲートではありません、NAND ゲート、NOR 麻雀 5ch、XOR ゲート、XNOR ゲートなど。通常、ゲート麻雀 5chは複数入力、単一出力構造，特定の機能を実現するために、特定のルールに従って複数のゲート麻雀 5chを組み合わせることができます組み合わせ論理麻雀 5ch，たとえば、次の図は、キャリー付きの 2 ビット全加算器のゲート レベルの麻雀 5ch図と Verilog コードを示しています。
組み合わせ論理麻雀 5ch内，ある組み合わせ論理ユニットから始まり、一連の組み合わせ論理を通過し、最初の組み合わせ論理ユニットに戻る論理ループを組み合わせ論理ループと呼びます。組み合わせ論理ループは 2 つのタイプに分けられます: 正のフィードバックと負のフィードバック。順方向フィードバック ループとは、組み合わせロジック出力信号の現在の状態を維持できるフィードバックを指します，ラッチでよく見られる、レジスタやSRAMメモリセルなどの麻雀 5ch内。負のフィードバック ループは、現在の組み合わせロジック出力信号を反転するフィードバックを指します，負のフィードバック ループにより、出力信号値が連続的に反転します，発振器で一般的、擬似乱数発生器サーキットで待機中。図 2 と図 3 はラッチと発振器のゲート麻雀 5chを示します，赤い信号線は、ラッチおよびオシレーターゲート麻雀 5chの組み合わせ論理ループ部分です。図 4 は、予期しない組み合わせ論理ループの図の例です，w1 が 0 の場合，w2 は 0，w3 は 1；w1 が 1 の場合，w2 と w3 は振動を生成します。
基本的なゲート麻雀 5chモジュールでは組み合わせ論理ループが一般的，しかし、ほとんどのデジタル麻雀 5ch設計アプリケーション シナリオでは、組み合わせ論理ループを使用する必要はありません。予期しない組み合わせ論理ループにより、複数のドライバーまたは信号発振が発生する可能性があります，麻雀 5chの消費電力が増加し、機能エラーが発生する。組み合わせ論理ループは静的タイミング解析ツールで解析および計算するのが困難，エミュレータが無限ループに入る可能性があります。デジタル ゲート麻雀 5ch内の予期しない組み合わせ論理ループを自動的に検出，トリガー条件を分析し、ループを中断するための最小限のパスを提供します，デザイナーがデザイン上の問題を見つけるのを支援，これは EDA ツールで解決する必要がある問題です。
デジタル ゲート麻雀 5chの組み合わせ論理ループを検出するには、ゲート麻雀 5chの情報を取得する必要がありますトポロジー和論理ゲート情報，Verilog シミュレータの VPI インターフェイスを通じて利用可能。Verilog 言語標準は、C 言語プログラムと対話するための VPI (Verilog Procedural Interface) プログラミング言語インターフェイスの使用をサポートします，VPI インターフェイスは一連の C 言語関数を提供します，これらの C 言語関数を通じて、デバイスの接続関係と Verilog ネットリストの動作ロジックを取得できます，シミュレーション段階で信号値にアクセスして変更することができます。すべての Verilog シミュレータは VPI インターフェイスをサポートします，エミュレータ シミュレーション段階中，ネットリスト内の論理ゲートとその信号接続情報は、VPI インターフェイスを通じて取得できます，この情報を使用して、完全な論理ゲート麻雀 5ch情報を構築できます。
競技委員会の紹介
斉中東
西甸大学
西甸大学准教授候補者。2009 年と 2015 年に清華大学コンピューター科学技術学部で学士号と博士号を取得，カリフォルニア大学リバーサイド校で博士研究員として働いています，2014 年に取得ICCDカンファレンスで最優秀論文にノミネート，2020 集積麻雀 5ch EDA エリート チャレンジの最高賞であるキリン カップを獲得するよう学生を指導，ICCAD 2020 コンペティション (問題 B) 3 位，ISPD 2021 コンペティション佳作。
コンテストの説明
コンテストの説明の完全版をご覧ください:
2024 中国大学院生イノベーション-EDA エリート チャレンジ質問ガイド_麻雀 5ch.pdf
コンテストの概要
2024 人の中国人大学院生作成「コア」コンペティション・EDA エリート チャレンジスケジュールは次のとおりです：
特典設定
*詳細は大会公式通知をご確認ください
