「コア」の作成の可能性を刺激します、エダエリートチャレンジは失敗しましたスパロウゲーム日クリスマスゲームの質問リリース
2024-08-05
最近、2024年の中国の大学院生が作成しました "Core "競争・Eda Essence英語チャレンジ正式にキックオフします。中国で最初のEDA上場会社として、国際市場の競争力を備えた主要なコアテクノロジーを備えたEDAリーダーでもあります。統合麻雀 5ch設計自動化（EDA）産業教育統合アライアンスの標準評議会ユニット信仰のないスズメは、常に中国の統合回路産業と一緒に成長するという概念に固執しており、中国の統合巡回産業のためのマルチレベルのプロフェッショナルな才能トレーニングメカニズムの作成に長い間取り組んできました。今回は、「麻雀 5ch組み合わせロジック回路分析」が、新しいコーポレートコンペティションのタイトルによってリリースされました。
マッチのタイトル
麻雀 5chロジックループ分析を組み合わせて
質問の背景との戦い
基本的なロジック操作と複合ロジック操作の実装に使用される単位麻雀 5chは、ゲート麻雀 5chと呼ばれます。一般的に使用されるゲート麻雀 5chには、論理関数でゲート、またはゲート、ナンドゲート、ナンドゲート、が含まれます。NOR GATE、XORゲート、XORゲート、NOR GATEなど。通常、ゲート麻雀 5chは、特定の機能を実現するために、複数のゲート麻雀 5chを組み合わせて組み合わせることができますコンビネーションロジック麻雀 5chたとえば、次の図は、2ビットキャリーフル加算器を備えたゲートレベルの麻雀 5ch図とVerilogコードです。
複合ロジック麻雀 5chでは、特定の複合ロジックユニットから始まり、一連の複合ロジックを介して複合ロジックユニットの開始に戻るロジックループは、複合ロジックループと呼ばれます。組み合わせロジックループは、正のフィードバックと否定的なフィードバックの2つのタイプに分けられます。擬似ランダム番号ジェネレーター。図2と3はラッチおよびオシレーターゲートの麻雀 5chであり、赤い信号線はラッチとオシレーターゲートの麻雀 5chの組み合わせロジックループ部分です。。
組み合わせたロジックループは、基本的なゲート麻雀 5chモジュールで一般的に見られますが、ほとんどのデジタル麻雀 5ch設計アプリケーションシナリオでは、組み合わせロジックループは必要ありません。期待を満たさない組み合わせたロジックループは、複数のドライブまたは信号振動を引き起こす可能性があり、麻雀 5ch電力消費量と機能的エラーが増加します。。
デジタルゲート麻雀 5chで組み合わせロジックループを検出するには、ゲート麻雀 5chを取得する必要がありますトポロジー。 Verilog Language Standardは、VPI（Verilog Procedural Interface）プログラミング言語インターフェイスの使用をサポートして、VPIインターフェイスは、デバイスの接続関係とVerilog Netlistの動作ロジックを取得し、シミュレーション段階の信号値にアクセスして修正できるC言語関数のセットを提供します。。
試合の椅子の紹介
Qi Zhongdong
Xi'an電子科学技術大学
Xi'an電子科学技術大学の受け入れられた准教授。 2009年と2015年に、彼はティングア大学のコンピューターサイエンスアンドテクノロジー学部で学士号と博士号を取得し、カリフォルニア大学リバーサイド校でポスドク研究員として働き、2014年を受賞しましたICCD会議で最高の論文ではありません。ガイドの学生は、2020年の統合サーキットEDAエリートチャレンジKirin Cup、ICCAD 2020コンテ麻雀 5ch（質問B）、ISPD 2021コンテ麻雀 5chの名誉ある言及の最高賞を受賞しました。
質問の説明
競争のフルバージョンをご覧ください説明：
2024中国の大学院生Creation-EDA Elite Challenge Competition Guide_Free SparrowゲームTian San.pdf
コンテ麻雀 5chの概要
2024中国の大学院生の作成「コア」競争・EDAエリートチャレンジコンペティションチャネル時間は次のとおりです：
賞の設定
*詳細については、競争の公式通知を参照してください
